a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 嵌入式系統 > 設計應用 > 使用PLD的三相正弦波電壓發生器的電路設計

使用PLD的三相正弦波電壓發生器的電路設計

作者: 時間:2010-07-17 來源:網絡 收藏

  使用本設計實例中的電路可以開發并實現一臺輕型、無噪聲、廉價的三相、60Hz正弦波電壓發生器。盡管其目標是用于測試電源控制器的電路,但它也可以用于需要具有120°相對相位差的三個正弦波的其它應用。IC1是一只22V10 (可編程邏輯器件),它產生三個三相、60 Hz方波電壓。IC1的內部寄存器Q0、Q1與Q2位使Q3位設定為領先Q4位 120°,并使Q5位設定為落后Q3位240°(圖1)。將IC1的時鐘頻率設為748Hz,可在Q3、Q4和Q5產生60Hz輸出。

  IC1的三個方波輸出電壓(Q3、Q4和Q5)分別驅動IC2、IC3和IC4(圖2),三只Maxim MAX294八階低通開關電容濾波器產生三個2V正弦波(圖2)。IC5(555時基電路)接成非穩態振蕩器,產生一個6kHz、TTL電平源,為所有三個濾波器提供時鐘,其頻率是所需60Hz輸出頻率的10倍。每個濾波器輸出處有一只100nF的隔直電容器,以保證三相輸出的擺幅相對于地為+2 V ~ -2V。注意每個濾波器都會將輸出反相,相對其輸入方波產生一個180°相移。

  圖3描述了IC1各輸出之間的相位關系。

  該公式轉換為設定/復位信號,當將它們加在IC1的一個6位定序器塊上時,產生64個邏輯狀態。輸出Q5、Q4和Q3表示三個最高有效位,而Q2、Q1和Q0表示三個最低有效位。在轉換后,一個模擬的Basic程序產生用于IC1定序器和邏輯狀態的熔絲編程碼。雖然只用16個邏輯狀態就能定義定序器的功能,但剩下的48個狀態也需要定義,以避免異常動作。



關鍵詞: PLD 正弦波發生器

評論


相關推薦

技術專區

關閉