隨著超大規模集成電路(Very Large Scale Integration VLSI)工藝技術的發展，芯片的規模越來越大，集成規模以摩爾定律增長。現場可編程邏輯器件(FPGA)由于兼具可編程邏輯器件的現場可編程的靈活性，以及門陣列器件集成度高的優點，在數字系統設計被廣泛采用。同時，ASIC技術的不斷完善以及功能強大的EDA軟件開發平臺的出現，使得FPGA器件在現代數字系統設計和微電子技術應用中起著越來越重要的作用。近幾年來，Xilinx等公司推出了內部嵌入存儲器、微處理器的FPGA器件，使得這種器件的應用更顯其優越性；但在某些應用場合如數據采集時，需要將采集到的數據傳送給PC機，然后由PC機進行數據處理，這時就要借助單片機來完成。因此，有必要在FPGA器件中設計一種通信接口電路，以使設計的應用系統具備通信功能。由于SCI通信接口電路具有結構相對簡單、易于實現等特點，因此本文以SCI接口電路為例介紹基于FPGA器件實現的接口電路IP核的設計。

　　SCI接口電路結構

　　SCI接口端口映射

　　SCI的端口映射如圖1所示，共有20個端口，各端口的功能為:

圖1　SC

　　SCI接口結構框圖

　　為SCI接口內部結構框圖如圖2所示，主要包括以下單元:

圖2　SCI接口結構框圖

　　發送器(TX)及其控制與狀態寄存器。發送數據緩沖寄存器(TXBUF0…7)包含SCI接口要發送的數據；發送移位寄存器(TXSHF)；發送狀態寄存器位(TXRDY、TXEMPT)；發送控制寄存器位(TINTENA、TXENA)。

　　接收器(RX)及其控制與狀態寄存器。接收數據緩沖寄存器(RXBUF0…7)包含SCI接口從SCIRXD接收到的數據；接收移位寄存器(RXSHF)；接收狀態寄存器位(RXRDY)；接收控制寄存器位(RINTENA、RXENA)。

　　可編程波特率發生器。由波特率高byte寄存器和波特率低byte寄存器組成，可得到64k種不同的位傳輸速率。當系統時鐘為10MHZ時，其位傳輸速率為19.07～625.0kb/s。寄存器地址譯碼器。寄存器地址譯碼器負責對ADDR0…ADDR2進行譯碼，確保能讀/寫SCI中相應的寄存器。其與RD和WR配合完成對SCI內部各寄存器的讀/寫操作。