屏幕多采用直插型橢圓形LED,國內的封裝技術大多可以滿足屏幕設計需要。LED芯片多采用有Cree或用士蘭明芯、廈門三安等國內LED發光芯片封裝。

㈡ 驅動芯片時序

CYT62726內部是16位移位寄存器，多顆CYT62726串行數據移位，每個時鐘周期CLK移送1位數據SDI,串行數據輸入驅動器開/關控制。施密特緩沖輸入。當其中數據“1”被寫入到SDI的開關控制移位寄存器/時CLK的上升沿。

灰度控制模塊仿真波形圖

CLK 串行數據移位時鐘。施密特緩沖輸入，所有的數據/關控制的轉變移位是由1位的最高位同步的CLK的上升沿，單路數據移位到SD在同一時間。 CLK的上升沿輸入獲準后，持續100ns的上升沿。

LE 邊沿觸發鎖存器。施密特緩沖輸入。當前對應移位寄存器中數據，在此上升沿數據被鎖存。

移位鎖存仿真波形圖

OE 所有輸出空白。施密特緩沖輸入。當OE是低電平時，所有恒流輸出被執行。當OE= 1,所有恒流輸出控制的開關在數據控制數據/鎖存狀態。OE決定執行數據長度時間。

這種時序傳輸方式是，沿用74HC595通用邏輯數據傳輸方式，在LED屏幕上已經使用了十多年歷史，顯得古老而落伍。LED屏幕亟待新的數據傳輸格式，簡化的、高效的傳輸方式，從而減低設計復雜度，降低設計成本和提高屏幕可靠性。

數據和時鐘需要協調一致，可是在線路設計中，數據采用串行傳輸，而時鐘則是并行傳輸，勢必數據延時會造成輸出錯位。這是4線傳輸格式最大的缺點，數據和時鐘不能很好的同步，級聯性較差，控制器成本高。落伍的數據傳輸格式，控制器產生灰度等級，屏幕刷新率低，傳輸數據量大，是LED屏幕目前發展瓶頸。

㈢ 驅動芯片方框圖

CYT62726內部線路相對比較簡單，電阻通過電流鏡比例調節輸出電流值，芯片是統一設定16通道電流值的，所以在屏幕設計時通常是單顆IC驅動單一顏色，3片IC組成16個像素。這樣可以通過LED分選獲得亮度一致性，3顆IC設定不同的驅動電流值，組成合適的16像素白平衡。芯片恒流誤差顯得很重要，電流誤差參數也同時影響LED白平衡水平。

移位寄存器負責數據的隊列，按照時鐘時間，移動數據隊列。正確的數據被鎖存訊號存儲，這里可能就是二進制的1或0,執行的灰度長度由使能訊號決定，灰度等級的表現是使能的倍數，使能數據寬度決定最小灰度等級。

三、LED屏線路設計

㈠ 驅動周邊器件選擇

在屏幕設計大約在3-6片CYT62726分布的PCB范圍內，設置1000uF左右容量電容器，在選擇濾波電容時，應用采用低ESR電容器，以最大限度的減小輸出波紋，這是與其它電介質相比，這些材料能在較寬的電壓和溫度范圍內維持其容量不變。

在電源和地之間連接著去耦電容，它有三個方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產生的高頻噪聲，切斷其通過供電回路進行傳播的通路；三是防止電源攜帶的噪聲對電路構成干擾。

對于設計LED點彩產品，燈點內部增設濾波電容非常重要，主要在于越是色彩的變化豐富供電波動更會增加，濾波電容在這里顯得比設計在任何產品中都要重要。對于大多數高的電流設計，推薦采用一個470至1000uF容值。這里設計不能沒有這顆電容。

見下圖，通常我們設計線路時，會在IC輸入設計去耦電容：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1uF.這個電容的分布電感的典型值是5uH,0.1uF的去耦電容有5uH的分布電感，它的并行共振頻率大約在7MHz左右，對于10MHz以下的噪聲有較好的去耦效果。去耦電容的選用并不嚴格，可按C=1/F,即10MHz取0.1uF.

對于大多數高的電路設計，在輸入采用一個0.01至0.1uF電容就足夠了。這里設計不能沒有這顆電容。

在VCC電源供電中建議串接一只10Ω電阻，LED屏幕工作時內容波動比較大，會超過10V以上。建議VCC還是需要電阻減少沖擊，主要是減小電壓波動帶來的波峰，特別是LED顯示，Vp-p會高出數倍。IC電