頻率合成器是利用一個（或多個）標準信號產生多種頻率信號的設備。它不僅要求輸出頻率的精確度和穩定度高，而且要求頻帶盡可能寬。直接數字頻率合成（ＤＤＳ）是繼直接頻率合成和間接頻率合成之后發展起來的第三代頻率合成技術。由于它具有相對帶寬很寬、頻率轉換時間短、頻率分辨率很高、便于集成以及頻率、相位和幅度均可控制等優點，因此被廣泛應用于雷達、電子對抗等軍事通信系統和移動通信中。特別是在短波跳頻通信中，信號在較寬的頻帶上不斷變化，并且要求在很小的頻率間隔內快速地變換頻率和相位。采用ＤＤＳ技術用于跳頻信號調制的理想選擇。跳頻系統不僅需要一個高精度迅速變化頻率的頻率合成器，還要求一個能產生數百或數千條跳頻序列發生和頻率控制的指令。本文采用８９Ｃ５１單片機作為中央控制芯片來產生跳頻指令，控制ＤＤＳ實現跳頻信號的調制。

１ 短波跳頻通信系統的調制

短波跳頻系統一般采用Ｍ進制頻移鍵控（ＭＦＳＫ）調制方式。文獻[１]提出短波跳頻通信系統的調制可采用四相差分鍵控ＤＱＰＳＫ　調制方式。由于短波信道僅在１０ｋＨｚ（白天）或２．５ｋＨｚ（晚上）的帶寬內是近似靜態的[１]，所以跳頻信號差分相位調制信息為同一頻率前后相鄰出現的相位差。根據文獻[２]，我們選擇系統參數為：①跳頻頻率間隔為３ｋＨｚ；②跳頻帶寬１．５３６ＭＨｚ，共５１２個頻點；③跳頻數為６４，根據信道質量從５１２個頻點中選取；④跳頻速率為２５６０跳／秒（頻隙時間３９０．６２５μｓ，信號時間３３３．３３３μｓ，頻率變換時間５７．２９２μｓ）；⑤信息比特速率５１２０ｂｉｔ／ｓ。圖１為信號的ＦＨ／ＤＱＰＳＫ調制過程框圖。在時鐘的同步狀態下，根據跳頻碼從６４個相位存儲器中取出同一跳頻碼上次出現的信號的絕對相位，再加上差分相位作為當前信號的絕對相位，并存儲到該相位存儲器中。同時跳頻碼控制輸出信號頻率字，把相位字和頻率字寫入ＤＤＳ相應的存貯器以更新頻率和相位，啟動ＤＤＳ工作。其中，差分相位由每兩個信息比特決定。如采用 π／４ＤＱＰＳＫ方式，則信息序列與相位變化關系如表１所示。

表1 π/4 DQPSK系統編碼與相位變化的關系

２ ＤＤＳ技術

本文所采用的ＡＤ７００８[３]是ＡＤ公司生產的ＣＭＯＳ型ＤＤＳ芯片，該芯片功能較全、性價比高、容易開發、實現的成品性能較好。其相位累加器為３２位，頻率分辨率可達０．０１２Ｈｚ。頻率轉換速度與頻率間隔分辨率　之間不相干，頻率變換的速率僅受限于器件響應速度的快慢，通常為幾十納秒。由于實現了高度數字化、集成化，輸出頻率的穩定度達到晶振頻率穩定度的數量級。它適用于頻率調制、相位調制、正交調幅調制（其它一般ＤＤＳ芯片所不具備）和驅動倍頻鎖相環構成分辨率高、轉換速度快的頻率合成器等場合。ＤＤＳ的實際輸出最高頻率約為時鐘頻率的１／３，輸出頻率越高，噪聲功率越高。由文獻[３]可知，在時鐘頻率ｆｃ＝５０ＭＨｚ，輸出頻率ｆ０＝５．１ＭＨｚ情況下，其最大諧波頻率為１５．３ＭＨｚ，幅度低５１．８ｄＢ，一般可通過低通濾波器濾除。對于本文跳頻帶寬為１．５３６ＭＨｚ（小于５．１ＭＨｚ）的系統，調制是可以直接用ＡＤ７００８芯片予以實現的。