a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 基于TLV1562的四通道高速實時數據采集系統

基于TLV1562的四通道高速實時數據采集系統

作者: 時間:2009-12-31 來源:網絡 收藏

引言

  在雷達雜波對消器設計中,傳統的方法是采用中頻對消,即雜波的抑制在中頻上實現。早期的中頻對消器常采用SAW和CCD等模擬延時線。由于數字信號處理所具有的突出優點,尤其是數字集成電路的發展以及可編程邏輯器件功能的日益強大,使得數字式矢量對消器成為當前及今后的主要工作模式。 而對雷達信號的采集與處理成為最為關鍵的環節,在設計中筆者選擇了10位高速低功耗可重配置,在較低成本下實現了多通道處理。

系統設計與實現

  系統框圖如圖1所示,以為核心的前端采集系統是整個系統的一部分。整個系統由信號調理、信號采樣、高速信號處理(數字對消)以及波形回放等組成。信號調理電路是對經相干檢波送來的信號進行壓縮調整以滿足的采樣電平;信號采樣是完成模擬信號的數字化(由TLV1562完成);高速數字信號處理是在CPLD內完成數字式對消算法;由AD7533構成的波形回放部分是將對消處理過的信號送到顯示屏顯示。

信號調理電路與A/D參考基準源

  由于對于規定的電源電壓AVDD,TLV1562的模擬輸入信號的范圍為0.8V(AVDD-1.9伏),所以必須要對相干檢波出來的模擬信號進行處理,使其滿足要求。設計中,采用如圖2所示的調理電路,R4用來調整輸入信號SIG4的幅度范圍,Vr-是由TL431調整出來的一個基準電壓,用來控制信號的直流電壓。

  TLV1562有兩個基準輸入引腳—REFP和REFM。這兩個引腳上的電平分別是產生滿度和零度讀數的模擬輸入的上下限。根據要求基準電壓必須滿足下列條件:

VREFP=AVDD-1V

AGND+0.9VVREFM

3V>=(VREFP-VREFM)>=0.8V

  所以設計中采用圖3所示的基準設計。通過調整R31和R32,使VREFP與VREFM滿足上訴要求。

采集系統

  CPLD與TLV1562的接口時序圖見圖4。DISTANCE_PULSE是距離門脈沖,周期為512μs(80Km)或1024μs(160Km),SAMPLE_PULSE是采樣開始脈沖,一旦監測到其上升沿采集系統就開始啟動,START被置為高電平,TLV1562的CS置為低。WR、RD、INT的時序圖是TLV1562的內部轉換模式時序圖。當WR出現兩次低電平后,便完成了對寄存器CR0和CR1的配置,即實現了A/D轉換的初始化。A/D轉換結束,輸出低電平信號INT有效,信號RD讀取A/D轉換結果并復位INT信號,完成一個轉換周期,并開始準備下一次轉換。

  由于TLV1562芯片是可配置A/D轉換器,所以如何利用CPLD實現對TLV1562的配置與讀寫是關鍵技術之一。對于TLV1562的讀寫控制易于實現,而對于其配置,由于是對四通道循環采集,較為復雜。在TLV1562中有兩個寄存器需要配置,也就是要有兩次寫,而每次配置的數據還不一樣,所以應該在每次寫的時候都應相應的提供數據。整個配置過程用語言采用有限狀態機的方式來實現。定義5個狀態:st0,st1,st2,st3,st4,st0是空閑態,st1,st2,st3,st4是對應相應采集通道的狀態,INDEXREG[1..0]是用來監測寫信號的第幾次寫的標識碼。 程序如下:

type states is (st0,st1,st2,st3,ST4);

signal current_state,next_state :states :=st0;

signal indexreg:STD_LOGIC_vector(1 downto 0);

signal chanel_data: STD_LOGIC_vector(9 downto 0);

begin

indexreg=index_reg; cs=not start;

process(current_state,indexreg,ad_ale)

begin

if ad_ale='0' then

chanel_data="ZZZZZZZZZZ";

else

if indexreg="10" then

chanel_data="0100000100";

else

case current_state is

when st0=>ad_end='0'; chanel="00";

next_state=st1;

chanel_data="0011000000";

when st1=> ad_end='0';chanel="01";

next_state=st2;

chanel_data="0011000001";

when st2=> ad_end='0';chanel="10";

next_state=st3;

chanel_data="0011000010";

when st3=> ad_end='1';chanel="11";

next_state=st0;

chanel_data="0011000011";

when st4=> next_state=st0;

chanel_data="0011000000";

when others=> ad_end='1'; next_state=st0;

chanel_data="0011000000";

end case;

end if;

end if;

end process;


結語

  文中詳述了基于TLV1562和EP1K100的多通道高速采集系統的設計及實現方法,將該采集系統應用到雷達數字式對消器中,結果證明精度和速度都能滿足要求。實現了在較低的成本下實施多通道處理。



關鍵詞: TLV1562 VHDL 數據采集

評論


相關推薦

技術專區

關閉