3．1 USB控制器外圍電路設計

USB控制器及其外圍電路組成了系統的數據讀取和傳輸模塊，這部分主要負責讀取和傳輸ADC轉換后的數據，并負責與PC機的通信，從而完成這個系統的功能。由于CY7C68013把多重功能都集成到一個片子上，所以外部電路顯得不是很復雜，與一般的電路比較，減少了電路復雜的外部數據線和信號線的連接，有利于提高整個系統的可靠性［4］。LISB控制器部分外圍電路原理圖如圖2所示。

CY7C68013用自己的片內晶振電路和一個外部24 MHz晶振組成系統的時鐘電路。他有一個片內鎖相環(PLL)電路，利用PLL可以把24 MHz振蕩器頻率倍頻至480 MHz供收發器使用。內部計數器把24 MHz的頻率分頻為內部8051需要的默認的12 MHz的時鐘頻率。XTALIN和XTALOUT分別為晶振的輸入和輸出引腳，分別與晶振相連，同時，晶振的兩個引腳分別通過一個20～33 pF的負載電容接地。DMINUS和DPLUS為USB的D+，D一信號線，分別和LISB連接器的相應引腳相接。LJSB連接器上的VBUS和GND為總線電源線，整個系統的所需要的各種電壓都是通過該電源轉換而得到。SCL和SDA分別為I2C總線的時鐘線和數據線，在本設計中，系統的固件程序采取從主機下載的方法。因此，這里無需連接外部E2PROM，這兩個引腳要分別通過一個2．2 Ω的電阻連接到電源引腳VCC上。RESERVED引腳為芯片的保留引腳，通過一個2．2 Ω接地。

RESET引腳為芯片的復位引腳。該引腳有一個滯后作用并且低電平有效。因為內部鎖相環在VCC升至3．3 V后大約200 μs保持穩定，所以，RESET引腳所連接的外部RC網絡要取適當的值來滿足這個需要，典型的取值為：R-100 kΩ，C=0．1μF。wAKEUP為喚醒引腳，在805l和芯片的其他部分為低功耗狀態時，USB系統掛起，PLL和晶振停止工作，當外部邏輯觸發wAKEUP，晶振重新工作之后，PLL趨于穩定，同時，8051也會收到一個喚醒中斷。RDY0，CTLO，CTL1引腳分別和對應ADC及其外圍電路的接口相連，FD[15：0]分別和ADC的對應數據線連接。

3．2 A／D采樣通道設計

本文采用的是CY7C68013的GPIF工作模式，因此直接利用了GPIF的16位并行接口，這樣每次可以按字(2個8位)讀取數據。考慮到ADC0804的廉價，并且省去了連接多路選擇器和其相關的控制接口電路等因素，提高系統的可靠性，利用2片AI)C0804同時與GPIF接口相連接，避免了利用多路開關時的所需的轉換時間m56,在程序部分，也省去了選擇模擬信號通道部分。

3．3 電源電路設計

在本設計中，需要3種大小不同的供電電源，除了ADC0804需要的+5 V供電電源外，還有CY7C68013需要的+3．3 V的供電電源，模數轉換器ADC0804需要的+2．5 V的基準電壓電源。由于整個系統可以使用總線電源供電，不需要外加電源，因此需要把+5 V的總線電源轉換為系統各個部分所需的電源。+3．3 V電源是CY7C68013所需芯片供電電壓。設計中，選用的是MAxIM公司的電源轉換芯片MAX882n 0，連接電路如圖3所示。