>>>>

　　(5)差分平衡電平接口：

　　它是用一對接線端A和B的相對輸出電壓(uA-uB)來表示信號的，一般情況下，這個差分信號會在信號傳輸時經過一個復雜的噪聲環境，導致兩根線上都產生基本上相同數量的噪聲，而在接收端將會把噪聲的能量給抵消掉，因此它能夠實現較遠距離、較高速率的傳輸。工業上常用的RS-485接口采用的就是差分傳輸方式，它具有很好的抗共模干擾能力。

　　>>>>

　　(6)光隔離接口：

　　光電耦合是以光信號為媒介來實現電信號的耦合和傳遞的，它的“好處”就是能夠實現電氣隔離，因此它有出色的抗干擾能力。在電路工作頻率很高的條件下，基本只有高速的光電隔離接口電路才能滿足數據傳輸的需要。

　　有時為了實現高電壓和大電流的控制，我們必須設計和使用光隔離接口電路來連接如上所述的這些低電平、小電流的TTL或CMOS電路，因為光隔離接口的輸入回路和輸出回路之間可以承受幾千伏特的高壓，足以滿足一般的應用了。此外，光隔離接口的輸入部分和輸出部分必須分別采用獨立的電源，否則的話還是有電氣聯系，也就不叫隔離了。

　　>>>>

　　(7)線圈耦合接口：

　　它的電氣隔離特性好，但是允許的信號帶寬有限。例如變壓器耦合，它的功率傳輸效率是非常高的，輸出功率基本接近其輸入功率，因此，對于一個升壓變壓器來說，它可以有較高的輸出電壓，但是卻只能給出較低的電流。

　　此外，變壓器的高頻和低頻特性并不讓人樂觀，但是它的最大特點就是可以實現阻抗變換，當匹配得當時，負載可以獲得足夠大的功率，因此，變壓器耦合接口在功率放大電路設計中很“吃香”。

　　3 99%的電子工程師會掉的10個坑

　　不要以為“永遠在改bug”的程序猿是最愛“犯錯誤”的理工男，電子攻城獅也不例外!關鍵是很多時候，工程師并不覺得自己在犯錯誤，反而以為自己找到了更好的解決方式而竊喜呢。

　　面對林林總總的元器件和復雜的電路圖，工程師們不時出現的小錯誤是難免的，而且說不定就從哪次錯誤中發現了“新大陸”，那你就成為科技革命的先驅了!

　　但是對于資歷尚淺的新手工程師來說，這些過來人的經驗可能會對你大有裨益，這些前人趟過的雷你就不要再去踩了，快來看看這10個錯誤你有沒有犯過?

　　>>>>

　誤區一、信號完整性

　　常見錯誤1：為保證干凈的電源，去偶電容是多多益善。

　　正解：總的來說，去偶電容越多電源當然會更平穩，但太多了也有不利因素：浪費成本、布線困難、上電沖擊電流太大等。去偶電容的設計關鍵是要選對容量并且放對地方，一般的芯片手冊都有爭對去偶電容的設計參考，最好按手冊去做。

　　常見錯誤2：既然是數字信號，邊沿當然是越陡越好。

　　正解：邊沿越陡，其頻譜范圍就越寬，高頻部分的能量就越大;頻率越高的信號就越容易輻射(如微波電臺可做成手機，而長波電臺很多國家都做不出來)，也就越容易干擾別的信號，而自身在導線上的傳輸質量卻變得越差。所以能用低速芯片的盡量使用低速芯片。

　　>>>>

　　誤區二：系統效率

　　常見錯誤1：這么多任務到底是用中斷還是用查詢呢?還是中斷快些吧。

　　正解：中斷的實時性強，但不一定快。如果中斷任務特別多的話，這個沒退出來，后面又接踵而至，一會兒系統就將崩潰了。如果任務數量多但很頻繁的話，CPU的很大精力都用在進出中斷的開銷上，系統效率極為低下，如果改用查詢方式反而可極大提高效率，但查詢有時不能滿足實時性要求，所以最好的辦法是在中斷中查詢，即進一次中斷就把積累的所有任務都處理完再退出

　　常見錯誤2：這主頻100M的CPU只能處理70%，換200M主頻的就沒事了。

　　正解：系統的處理能力牽涉到多種多樣的因素，在通信業務中其瓶頸一般都在存儲器上，CPU再快，外部訪問快不起來也是徒勞。

　　>>>>

　　誤區三：可靠性設計

　　常見錯誤1：這塊單板已小批量生產了，經過長時間測試沒發現任何問題，不用再看芯片手冊了。

　　正解：硬件設計和芯片應用必須符合相關規范，尤其是芯片手冊中提到的所有參數(耐壓、I/O電平范圍、電流、時序、溫度PCB布線、電源質量等)必須嚴格遵循設定，不能光靠試驗來驗證。很多公司有不少產品都有過慘痛的教訓，產品賣了一兩年，IC廠家換了個生產線，板子就不轉了，原因就是人家的芯片參數發生了點變化，但并沒有超出手冊的范圍。如果你以手冊為準，那他怎么變化都不怕，如果參數變得超出手冊范圍了還可找他索賠(假如這時你的板子還能轉，那你的可靠性就更牛了)。

　　常見錯誤2：這板子壞的原因是對端的板子出問題了，也不是我的責任。

　　正解：對于各種對外的硬件接口應有足夠的兼容性，不能因為對方信號不正常，你就徹底罷工了。它不正常只應影響到與其有關的那部分功能，而其它功能應能正常工作，不應徹底罷工，甚至永久損壞，而且一旦接口恢復，你也應立即恢復正常。

　　>>>>

　　誤區四：低功耗設計

　　常見錯誤1：這些總線信號都用電阻拉一下，感覺放心些。

　　正解：信號需要上下拉的原因很多，但也不是個個都要拉。上下拉電阻拉一個單純的輸入信號，電流也就幾十微安以下，但拉一個被驅動了的信號，其電流將達毫安級，現在的系統常常是地址數據各32位，可能還有244/245隔離后的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了(不要用8毛錢一度電的觀念來對待這幾瓦的功耗，原因往下看)。

　　常見錯誤2：這些小芯片的功耗都很低，不用考慮。

　　正解：對于內部不太復雜的芯片功耗是很難確定的，它主要由引腳上的電流確定，一個ABT16244，沒有負載的話耗電大概不到1毫安，但它的指標是每個腳可驅動60毫安的負載(如匹配幾十歐姆的電阻)，即滿負荷的功耗最大可達60*16=960mA，當然只是電源電流這么大，熱量都落到負載身上了。

　　>>>>

　　誤區五：成本節約

　　常見錯誤1：這板子的PCB設計要求不高，就用細一點的線，自動布吧。

　　正解：自動布線必然要占用更大的PCB面積，同時產生比手動布線多好多倍的過孔，在批量很大的產品中，PCB廠家在定價方面，線寬、過孔數量是重要的考量因素，它們分別影響到PCB的成品率和鉆頭的消耗數量，此外PCB板的面積也是影響價格的一方面。所以自動布線勢必會增加線路板的生產成本。

　　常見錯誤2：程序只要穩定就可以了，代碼長一點、效率低一點不是關鍵。

　　正解：CPU的速度和存儲器的空間都是用錢買來的，如果寫代碼時多花幾天時間提高一下程序效率，那么從降低CPU主頻和減少存儲器容量所節約的成本絕對是劃算的。CPLD/FPGA設計也類似。

　　幼苗

　　“干貨”滿滿的文章啃起來是有點費勁，不過條條都是“良藥”，每天從工作上或者別的地方，又或是膩害的EDA365上汲取一些能量，每天離“榮耀王者”近一點，終將會成功的，不是嗎?堅持!加油!fighting!