一種查看積分噪聲的方法是使SNR形成特定的預期最大Vpp輸出。這些設計示例還會針對SNR進行仿真，并使用4Vpp最大輸出的假定(在TINA的噪聲面板中輸入1.414Vrms的4Vpp RMS值)積分到1MHz。表3總結了使用4種設計的噪聲仿真結果。

　　表3：噪聲仿真結果

　　圖5是使用LMP7711 TINA模型對表3中4組RC值示例仿真得到的輸出點噪聲與頻率關系圖。

　　圖5：輸出點噪聲仿真比較

　　觀察圖5的噪聲圖，得到下面的結論：

　　Intersil值給出了最高的平帶噪聲(最高電阻值)，但在該水平上峰值最低;

　　其它3種設計的平帶噪聲幾乎相同，其中ADI設計的峰值最小;

　　FilterPro設計的峰值最高，原因是輸入電阻大于回路內電阻;

　　平帶內的輸入參考噪聲并非遠大于LMP7711模型+602Ω噪聲的5.9nV/Hz。這表明電阻已被調整到只會輕微影響總體結果的范圍。R2/R3比率(以及由此產生的噪聲增益零點位置)的差異對積分噪聲和相應的SNR有更大影響;

　　ADI和Intersil的RC方案的信噪比，比FilterPro設計要好1dB以上。這是因為與其它三種方案相比，FilterPro設計的噪聲增益零點展得更寬了。這些差異是由于RC方案全都針對相同的濾波器響應形狀。

　　噪聲增益(NG)峰值和環路增益(LG)分析

　　MFB拓撲固有的噪聲增益頻率響應隨著頻率的變化達到峰值。峰值的產生歸因于期望的頻率響應極點和噪聲增益零點——它們被控制產生或多或少的帶內峰值，同時仍能提供期望的閉環響應形狀。圖1電路的MFB噪聲增益由公式1給出，公式的分子(用于求解傳遞函數零點)是盡可能根據目標響應形狀而寫出。

　　除了內環中的1/(R2C2)積分環節外，分子完全受到期望的濾波器極點所限制。這表明可以使用積分環節比例，在一定限度范圍內移動零點。MFB噪聲增益的零點總是實數，但可以用熟悉的、類似于公式1中分母的ωz和Qz格式來描述。Qz總是 < 0.5，表明有2個實零點。為得到ωz和Qz以及零點，求解公式1的分子部分，得到公式2和3，它們根據期望的有源濾波器極點ω0和Qp來寫出。

　　零點落在期望的濾波器f0的上方和下方，將Qz增加到0.5將使下面的零點頻率上升。這樣可以隨頻率降低峰值噪聲增益，為任何所選運放增加通帶LG。

　　表3中的每種方案都可以使用公式1對NG形狀進行分析，使用公式3得出Qz，并解出較低噪聲增益零點。然后使用公式1可以為表3中的不同RC方案生成不同NG與頻率關系曲線，如圖6所示。這表明所有針對相同閉環響應的方案在峰值NG上有巨大差異。

　　圖6：表3中不同RC方案的噪聲增益響應形狀

　　將NG曲線與LMP7711的Aol曲線結合，并產生差值作為LG，可以得到最小環路增益。圖7中的示例計算了表3中Intersil RC方案的噪聲增益，顯示了LMP7711的17MHz Aol曲線，以及相應的LG。

　　圖7：表3中Intersil RC值的噪聲增益和所得環路增益以及LMP7711 Aol

　　所有二階低通MFB LG圖都表現出與圖6相似的特征。關鍵點包括：

　　LMP7711的Aol曲線使用17MHz GBW。從40dB增益線上看，它穿過170kHz并乘以100倍可以看出;

　　NG曲線顯示了f0附近的峰值特性。在這種情況下，對于表3中使用Intersil RC值的設計示例，其峰值降低了(如圖6所示);

　　對于期望的濾波器形狀，當NG跌落到f-3dB以上時，LG在接近最大噪聲增益處達到最小值，且在從此處到約10倍f-3dB頻率的范圍內保持相對平坦;

　　NG因設計中的反饋電容，在較高頻率處接近0dB(1V/V)。這表明需要有單位增益穩定的運放，解決這個約束的方法是在反相輸入端使用一個額外的接地電容。在基于FDA的MFB濾波器設計中，為改善回路相位裕度，需要時可以在輸入端跨接一個差分電容器，以便在LG = 0dB交叉處形成更高的噪聲增益。

　　f0附近的最小LG與濾波器響應形狀通過幾種方式相互影響：

　　由于環路增益最低，這會是響應中的峰值增益誤差頻率;

　　這也會是整個響應范圍內的最大閉環輸出阻抗;

　　最小環路增益也意味著最小諧波失真抑制。

　　增益帶寬調整程序通常包含運放Aol影響，但很少包含輸出阻抗峰值。LG減小了特定器件的開環輸出阻抗，但開環輸出阻抗可能本身電抗非常大，直到最近才在現代軌到軌輸出器件中良好地建模。

　　表4總結了4種不同工具給出的4種方案示例的噪聲增益Qz、得到的較低噪聲增益零點、NG峰值和最小環路增益。報告的峰值噪聲增益是在20 * log(11V/V)=20.8dB的DC值上的增加。11V/V的DC噪聲增益是假定，該反相式濾波器是由零歐姆電源所驅動。

　　表4：帶NG峰值和LG最小值的NG Qz和較低NG零點頻率總結

　　在可能的情況下，最好在其它約束條件內拉高較低的噪聲增益零點，使其盡可能接近f0。IntersilRC解決方案已經這么做了，此時來自DC噪聲增益(20.8dB、11V/V)的峰值降低了——比Filterpro解決方案低大約2.6dB。請注意，所有4種解決方案中的峰值NG都明顯高于響應形狀中的1dB目標峰值。較低的噪聲增益零點控制該最大NG峰值，它對此峰值不太大的低通有源濾波器設計中的最小環路增益值和SNR影響最大。全部4種設計的最小環路增益都相對較低，這是所選的17MHz GBW器件使然。使用更高(高于此處所選17MHz)的GBW器件有幾個理由：

　　響應形狀的標稱偏差離期望目標更低;

　　f0區域的最小LG更高;

　　更低的輸出諧波失真;

　　更低的閉環輸出阻抗——與響應形狀的精度和精確驅動負載的能力相互影響。

　　從這里的最小GBW設計開始，使用更快的運放會直接影響最小LG。例如，使用150MHz的OPA300與17MHz的LMP7711，會使表4中的最小LG增加20log(150/17) = 18.9dB。面向時域的應用通常更接受較低的最小LG。在需要最低諧波失真的地方，應考慮采用速度更快且靜態電流增加最小的器件。

　　表5總結了使用修改后的LMP7711模型的4個設計示例的性能。顯然，RC方案的微小差異會導致最終標稱性能顯著不同。

　　表5：LMP7711運放選擇結果匯總

　　評論和建議總結

　　本文詳細評估了標稱擬合精度和一些動態范圍。所有4種工具都使用理想運放，獲得了很好的標稱擬合精度——選擇E96步長電阻值時，標稱擬合誤差 < 0.6%。所有的響應形狀都偏離了目標，包括一款真正的運放——因此不應期望得到符合目標的完美標稱擬合。使用最小增益帶寬放大器進行操作可以顯著節省功耗，但應與GBW調整方法結合使用，以減少標稱擬合誤差。

　　較新的工具(ADI、Webench和Intersil)可將R值調整到符合運放固有輸入噪聲指標的范圍。然而，區分積分噪聲的主要機制是噪聲增益零點的布局。Intersil工具可增加Qz并降低噪聲增益峰值，其它3種工具如何對待此策略尚不清楚。

　　工具開發和設計建議：

　　考慮到本文提及的指標，在選擇放大器時，注意平衡GBW裕量與功耗;

　　盡可能在測試之前驗證運放模型，并在需要時做相應修改以提高結果的有效性;

　　利用GBW調整算法，將解決方案的適用空間擴展到低得多的速度/功率運放和/或提高標稱擬合精度;

　　將RC解決方案偏向更高的噪聲增益Qz，這將提高SNR并改善NG峰值區域內的LG;

　　對于每個二階級，允許直接設置目標極點。這樣，用某些功能更強大的第三方工具生成的設計就可在運放供應商工具中實現，從而更好地將RC解決方案與運放參數綁定;

　　在5%E24步長中留出2%的電容容差，在1%E96步長中留出0.5%的電阻容差。它們比全E48電容器系列或E192電阻步長值更容易獲得;

　　擴展MFB方案以包含衰減階段。與SKF拓撲結構不同的是，反相MFB設計非常適用于衰減器——在實現或公式中沒有任何約束，用戶可以自由選擇采用VFA運放或精密全差分放大器(FDA)，這點非常有用。

　　有源濾波器設計的下一步是選擇RC容差，然后運行蒙特卡羅(MonteCarlo)程序來評估此處考慮的標稱起點的響應擴展。需要注意的是，全2%E48系列C0G(或NPO)電容器并不容易得到，但價格稍高的5%E24系列中的2%容差電容器則庫存充足。電阻通常選用1%E96值。但是，E96步長中0.5%容差電阻值比全E192系列值更容易獲得。響應會圍繞標稱值顯著擴展，從5%的電容和1%的電阻變為2%的電容和0.5%的電阻，并且只增加很少的BOM成本(包括占大頭的運放成本)。