a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > 智芯科技與Cadence合作開發基于CSMC流程的先進設計庫

智芯科技與Cadence合作開發基于CSMC流程的先進設計庫

作者:電子設計應用 時間:2003-08-27 來源:電子設計應用 收藏
設計系統公司和智芯技術有限公司(IPCore)今天聯合宣布雙方合作開發了第一個基于CSMC流程的數字設計庫,并經過實際客戶設計驗證。是第一個與IPCore合作開發基于CSMC流程的從RTL到GDSII數字設計庫的EDA公司。

“智芯科技是國內ASIC設計服務市場的主要公司,擁有應對0.18微米以上設計挑戰的先進設計方法。另一方面,全球,特別是中國,對成熟技術的需求仍然很大。我們選擇先進的深亞微米設計工具作為我們的設計平臺,并合作開發基于CSMC流程的數字設計庫,來滿足客戶對設計效率和品質的要求”,智芯科技工程服務副總裁趙一塵表示。

IPCore-CSMC-Cadence 0.5微米數字設計庫是一個完整地從RTL到GDSII的流程,包含了所有設計環節,如邏輯綜合,仿真和設計實現,RC參數提取和物理驗證,采用了Cadence NC-Sim, Buildgates, SE-Ultra, Assura 和 Dracula,完全適用于CSMC 0.5微米技術,特別為中國市場的需求而定制。

“作為全球EDA的領導供應商,我們很高興和智芯科技合作開發起第一個設計庫。它融合了智芯科技的設計方法和Cadence成熟的數字設計和驗證技術,以及CSMC流程庫,能幫助用戶縮短上市時間,降低成本以及保證最佳質量。”Cadence中國及香港區總裁陳萍生博士表示。http://www.csmc.com.cn



關鍵詞: Cadence

評論


相關推薦

技術專區

關閉