PAL-D制式一行可視像素有720個，因為采用ITU-RBT.656標準，每2個DATACLK時鐘才輸出一個像素，所以，一行可視像素需要1 440個DATACLK時鐘。一行像素輸出完畢后緊接4個行結束標志，然后進入行消隱階段，行消隱階段結束后，4個字符的開始標志表明一行的開始，從4個結束標志到4個開始標志，共有288個DATACLK時鐘。這288個DATACLK期間的數據不用于顯示，用于同步和消隱，所以對于PAL-D制式，采用ITU-RBT.656標準傳輸一行視頻需要1 728個DATACLK時鐘[7]。
EAV和SAV分別表示一行有效視頻的結束和開始，EAV/SAV序列由FF-00-00-XX表示，其中XX是狀態字，表1為EAV/SAV序列字段位表。

F場標志：F=0是偶場，F=1是奇場；V視頻有無效標志：V=0為有效視頻數據，V=1為無效視頻數據；H有效視頻結束起始標志：H=0是SAV，H=1是EAV。
從624行～22行和311行～335行為無效視頻行，此時V=1；從23行～310行和336行～623行為有效視頻行，此時V=0。從1行～312行為偶場，此時F=0；從313行～625行為奇場，此時F=1。
配置TVP5146使其正確初始化。設置正常工作模式，視頻選擇輸入口，色度和亮度AGC自動增益，視頻輸入為PAL-D制式625行，解碼輸出格式為10 bit 4：2：2(2倍像素時鐘速率)內嵌同步字符，實際10 bit輸出時最低2 bit可丟棄。設置亮度信號范圍為16～235，色度信號范圍為16～240。配置NiosII軟核，設置CPU類型為經濟型32 bit，CPU時鐘頻率為100 MHz，復位向量起始地址為Flash，異常向量起始地址為On-chip-ram，設置PIO線模擬I2C協議，用于配置TVP5146，配置Avalon-MM三態橋用于掛接Flash，配置On-chip-ram為32 KB[8]，添加一個Avalon從設備。該從設備為用戶自定義接口，NiosII軟核可以通過該從設備口實時訪問轉換后的RGB像素，進行圖像處理。
3 視頻圖像數據采集
視頻解碼芯片輸出內嵌同步字符8 bit視頻數據，參照解碼芯片輸出DATACLK時鐘，FPGA采集視頻解碼數據。FPGA采集之前先要進行圖像裁剪、交織處理。裁剪處理是為了產生640×480的像素面，交織處理即變隔行視頻數據為逐行視頻輸出，即兩場圖像交叉嵌入一個存儲體中，形成一幀。當一幀存儲完畢后，切換存儲體，而先前的存儲體內容參照系統時鐘，依次像素處理送DVI編碼芯片進行顯示。
3.1 視頻信號采集控制
視頻輸出信號為內嵌同步字符8 bit Y：Cb：Cr=4：2：2輸出，本設計中視頻信號采集采用狀態機控制法。視頻信號采集控制狀態機表示如圖3所示。

Idel：默認空閑狀態。如果視頻采集標志capture置位，則進入Wait State狀態；如果capture不置位，則停留在Idel狀態。
Wait State：此時如果收到數據0xff，則進入State1，其他情況仍然循環停留。
State1：如果此時收到數據0x00，則進入State2；收到其他數據則進入Error。
State2：如果此時收到數據0x00，則進入New page狀態，否則狀態返回到Wait State。
New page：此時視頻處于消隱狀態，如果收到的視頻數據vpo[6：5]=01，則正在消隱，轉入第一行數據接收狀態First Line，否則跳回Wait State狀態。
First Line：如果收到vpo[6:4]=000，表明下一個數據即視頻圖像數據，否則返回到Wait State。
Chroma blue：正確有效的數據，如果此時接收到vpo=0xff，則表明數據轉入End Line，如果收到vpo=0x00，則轉入Error狀態。
Luma blue：亮度藍色數據，接收完轉入Chroma red狀態。
Chroma red：色度紅色數據，接收完轉入Luma red狀態。
Luma red：亮度紅色數據，接收完轉入Chroma blue狀態。
End Line：如果vpo[6:4]=011，表示奇數場結束，偶數場將要開始，轉入New line狀態；如果vpo[6：4]=111，表示一幀數據結束，轉入Idle狀態；如果vpo[5：4]=01，表示一行結束，下一行將要開始，轉入New line狀態；否則進入Error狀態。
New Line：如果接收到的vpo[5：4]=00，表示有效數據接收，轉入Chroma blue狀態；否則轉到End Line狀態。