B碼的每個碼元恰好與上述100 pps信號對應。首先在FPGA中構建一個模100的碼元計數器MMH和一個高電平脈沖寬度檢測器，通過下面的方法和步驟可以恢復pps。
(1)在PPMl2信號的上升沿復位寬度檢測器，高電平計時，在下降沿停止并輸出Tb；
(2)在PPM12下降沿檢查Tb，當6 msTb8 ms時，令MMH=1，否則執行下面的操作：
if MMH=99 then MMH=O
else MMH=MMH+1
(3)在PPMl2信號的上升沿檢查MMH，如果MMH=0，則當前脈沖的上升沿是參考點Pr，觸發輸出8 ms高電平脈沖作為pps信號，重復步驟(1)～(3)，在PPM12信號上升沿檢查MMH；如果MMH的個位為9或者MMH=0，則當前脈沖標記為索引脈沖，即輸出8 ms高電平。
3．2 絕對時間獲取
通過在FPGA上構建一個UART與M12T互連。為了簡化FPGA對M12T的配置和輸出時間的獲取，將UART分成兩部分設計，即發送模塊txmit和接收模塊rcvr。發送模塊用一個M4K設計一個512×8 FIFO，在系統復位后的若干個時鐘，利用一個狀態機將M12T的配置數據寫入FIFO；然后通過txmit模塊配置M12T，配置結束后，UART模塊將M12T的時間碼轉發到外部RS 232接口，同時可以轉發外部接口的配置數據到M12T。接收模塊采用寄存器模式，只接收M12T發來的絕對時間信息，這樣后面的編碼模塊可以直接使用這些時間信息。做法如下：設計一個接收計數器rx_ count，每接收一個字節計數器自加，并根據rx_count決定是否保存時間碼。由于M12T每秒中發送一幀，故在檢測到pps時復位該計數器。

M12T在每個1 pps的上升沿過后送出當前時間，而FPGA通過UART接收到時間時，B碼當前幀已經啟動，據此形成的B碼要等下一個pps參考點之后才可以發送，所以對接收的時間要進行預進位處理。
本文在FPGA預處理部分設計了一個RTC計時鏈，在每個1 pps的上升沿．計時鏈向上進位，編碼模塊從RTC計時鏈取絕對時間。從UART接收到新的時間后，如果該時間與計時鏈的值有差異，則將通過計時鏈的同步置數接口修正計時鏈的值。同時計時鏈負責把M12T的二進制時間轉換成壓縮的BCD碼，還要根據當前接收到的年月日，計算當天是全年中的第幾天，即IRIG-B碼中的Day字段，而且在預加1 S和轉換時間格式時，要注意閏年和月大和月小對Day字段的影響。

4 IRIG-B編碼模塊實現
4．1 IRIG-B DC編碼模塊
分析B碼可以發現，秒的最低位出現在MMH=1處，分的最低位出現在MMH=10處，小時的最低位出現在MMH=20處，依次類推。按照圖1，容易得出時間寄存器輸出時刻和碼元計數器MMH之間的關系。由于碼元周期固定為10 ms，可以這樣實現編碼，定義一個模10的計數器MML和邏輯向量CMP(9 down to0)來表征一個碼元在10 ms的狀態。MML每ms加1，同時根據MML的值，選擇CMP的一位更新輸出狀態，步驟如下：
(1)構建模10計數器MML，以及一個1 ms定時器；
(2)在PPM12信號的上升沿復位MML和1 ms定時器；
(3)1 ms定時器溢出時，MML加1；
(4)根據MML和CMP輸出編碼信號IRIG_B_OUT，即IRIG_B_OUT=CMP(MML)；