a一级爱做片免费观看欧美,久久国产一区二区,日本一二三区免费,久草视频手机在线观看

<rt id="b6fwm"></rt>

<rt id="b6fwm"><small id="b6fwm"></small></rt>

<span id="b6fwm"></span>

<p id="b6fwm"><mark id="b6fwm"><th id="b6fwm"></th></mark></p>

<i id="b6fwm"></i>

<label id="b6fwm"></label>

<i id="b6fwm"><meter id="b6fwm"></meter></i><rt id="b6fwm"></rt>

新聞中心

EEPW首頁 > 嵌入式系統 > 牛人業話 > ISE入門三部曲

ISE入門三部曲

作者：lianggui5 時間：2013-08-20 來源：電子產品世界

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

收藏

　　此時我們可以查看RTL級的原理圖，雙擊 View RTL Schematic，并選擇Start With a schematic of the top-level block，點擊OK如圖13所示，然后將出現一個模塊，上面有我們寫的輸入輸出。

本文引用地址：http://www.j9360.com/article/159138.htm

　　雙擊模塊，將出現如圖14所示的原理圖，查看原理圖，可以查看原理圖是否與自己的設計一致，利于檢查連線錯誤等。如果邏輯比較簡單，查看原理圖即可知道設計的目標是否達到，例如本例中的8路選擇器，從綜合生成的原理圖可以看出，正常情況(Reset_n信號無效)是一個8路選擇器，復位時輸出為零;當邏輯比較復雜時，原理圖龐大，無法仔細去比對是否達到自己的目的，此時就需要進行軟件仿真。

　　那么我們首先編寫TestBench程序，點擊菜單欄的Project(或者右鍵單擊到工程的文件)，NewSource 選擇 Verilog Test Fixture，輸入文件名TestModule ,點擊Next,選擇要關聯的源文件，這里只有一個源文件 Test8to1,如果有多個源文件，則需選擇對應的需要仿真的文件，然后點擊Next。

可控硅相關文章:可控硅工作原理

比較器相關文章:比較器工作原理

上一頁 1 2 3 4 5 6 7 8 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞： ISE 8路選擇器 Verilog 工程建立 入門 常見錯誤

評論

相關推薦

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

MAX+PLUS II快速入門

設計方案 MAX+PLUS 快速入門 | 2011-05-03

Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值

嵌入式系統 FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

ISE 2024│聚積科技驅動芯片帶領LED顯示屏走向新高度

電源與新能源 ISE 2024 聚積科技驅動芯片 LED顯示屏 | 2024-01-31

德州儀器推出最新低成本 DSP 入門開發套件

hpnet | 2002-05-17

Verilog HDL基礎知識9之代碼規范示例

嵌入式系統 FPGA verilog HDL 代碼規范 | 2024-02-26

Verilog HDL基礎知識8之綜合語句

嵌入式系統 FPGA verilog HDL 綜合語句 | 2024-02-22

Verilog HDL基礎知識7之模塊例化

嵌入式系統 FPGA verilog HDL 模塊例化 | 2024-02-21

硬件描述語言

hpnet | 2002-07-10

Verilog HDL基礎知識3之抽象級別

嵌入式系統 FPGA verilog HDL 抽象級別 | 2024-02-19

Verilog HDL設計的要點

資源下載 altera Verilog HDL 設計進階 | 2007-12-12

Verilog基礎教程(6章)

視頻周立功單片機 Verilog HDL | 2013-01-16

利用 ISE Design Suite 11 內的 Base System Builder

視頻 Xilinx FPGA ISE | 2010-05-06

Spartan-3A/3AN FPGA入門開發板電路圖

設計方案 Spartan-3A 入門開發電路圖 | 2009-07-15

Verilog HDL基礎知識9之代碼規范

嵌入式系統 FPGA verilog HDL 代碼規范 | 2024-02-26

利用 ISE 和 System Generator for DSP 10.1 提高 DSP 設計生產率

視頻 Xilinx DSP ISE | 2010-05-06

關于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

很好的一篇入門文章，特別推薦(老站轉)

amine | 2002-05-28

ST-BUS總線接口模塊的Verilog HDL設計

設計方案 ST-BUS 總線接口模塊 Verilog 設計 | 2009-09-28

Verilog HDL基礎知識4之wire & reg

嵌入式系統 FPGA verilog HDL wire reg | 2024-02-20

ispDesignEXPERT System 培訓教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

語音集成電路入門速成三部曲

設計方案語音集成電路入門速成三部曲 | 2010-01-12

常見 FPGA/PLD及VHDL/Verilog 開發軟件

hpnet | 2002-07-10

Verilog HDL基礎知識6之語法結構

嵌入式系統 FPGA verilog HDL 語法結構 | 2024-02-21

Verilog HDL簡介

hpnet | 2002-07-07

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog基礎教程(1-2章)

視頻周立功單片機 Verilog HDL | 2013-01-16

把晶體管發射極作為輸入門的門電路/蘊含門電路圖

設計方案晶體管發射極作為入門門電路蘊含電路圖 | 2010-08-31

Verilog HDL基礎知識2之運算符

嵌入式系統 FPGA verilog HDL 運算符 | 2024-02-19

Verilog基礎教程(5章)

視頻周立功單片機 Verilog HDL | 2013-01-16

焦點

推薦視頻

技術專區

關閉

<label id="qrvql"></label>

<span id="qrvql"></span>

<span id="qrvql"><noframes id="qrvql">

<span id="qrvql"></span>

<p id="qrvql"></p>

<bdo id="qrvql"></bdo>