CPCI數據總線接口的設計與實現
加入技術交流群
3 PCI9054局部總線的接口設計
整個CPCI接口的設計思路為：FPGA通過橋接芯片PCI9054與CPCI總線連接，其內部使用異步雙口RAM來進行高速數據的緩沖，通過使用VerilogHDL語言編程來控制FPGA中的異步雙口RAM，以實現系統數據在嵌入式CUP板卡內存與CPCI板卡之間的高速傳輸。
PCI9054提供了3種物理總線接口：CPCI總線接口、LOCAL總線接口和串行EPROM接口。其中CPCI總線接口協議在嵌入式操作系統中的驅動包已經帶有，而串行EEPROM的初始化是由PLX公司的PLXMON軟件在嵌入式操作系統中進行在線燒寫的，所以本系統設計的重點就是關于LOCAL總線接口的控制和傳輸，其接口電路示意圖如圖2所示。本文引用地址：http://www.j9360.com/article/156072.htm
PCI9054與本地總線之間的接口稱之為LOCAL BUS，是CPCI總線系統設計中十分重要的一環。PCI9054 LOCAL BUS在系統設計中，其總線直接與Alter公司的EP2S90F78014芯片的數據總線相連，同時通過運用Verilog HDL語言編程來實現對雙口RAM控制器的功能。
PCI9054 LOCAL BUS有3種工作模式，分別為M、J和C模式。M模式是專為Motorola公司開發和設計的，而另外兩種工作模式就應用的比較廣泛。其中J模式因為沒有LocaL Master，所以它的地址總線和數據線沒有分開，從而增加了開發難度。而在C模式下，PCI9054芯片通過片內的邏輯控制可以將CPCI的局部地址和數據總線分開，從而有效地降低了開發難度，并且能靈活地為本地工作時序提供各種工作方式，所以本系統設計方案選擇了LOCAL總線的C工作模式，工作頻率為40 MHz。
4 局部總線的實現
PCI9054支持主模式、從模式和DMA傳輸方式，根據本系統設計的需求，采用從模式傳輸方式，即允許CPCI總線上的主設備訪問局部總線上的配置寄存器或內存，支持多種模式傳輸。如圖3所示。
評論