TMS320LF2407的外圍電路可以根據需要擴展。由于TMS320LF2407內部自帶32K字的FLASH程序存儲器，程序調試完畢后可以燒寫進去，但程序調試過程中需要頻繁修改程序，所以可展一片存儲器，調試程序時當作程序存儲器用，程序調試完畢后再作為數據存儲器用，這樣既方便又實用。TMS320LF2407有一個串行通信接口和一個16位并行通信接口，串口可以做成RS485、RS232、RS422、SDI總線接口等，并行通信接口可以做成16位并行輸入輸出接口。

1.4 電路板制作

(1)在連線上只要將對應的引腳連在總線上就可以了。由于信號用的是反射波信號，所以驅動的信號只用了要求電壓的一半，另一半靠反射來提升，所以對信號線的長度有要求：CLK信號線的長度為2500mil±100mil。如果長度不夠可以畫蛇行線，另外 ，CLK信號線要用地線屏蔽。

(2)PCI總線規范要求布四層線，也可以只布兩層線。布兩層線時，走線難度增大，要做好電源退耦。每個Vcc引腳必須有退耦電容，且容量的平均值至少為0.01μF,從引腳根部到電容焊盤的走線長度不大于250mil，線寬至少為20mil，多個引腳可以并用一個電容，并且參與共用的引腳數不受限制，但必須滿足以上條件。

(3)PCI總線信號PRSNT1#的PRSNT2#中必須有一個接地。如果都不接地，系統找不到開發板。它們接地有兩個用途，其一，用來表明槽位上實際存在一塊板；其二，提供該板對電源要求的有關信息。表1給出了PRSNT#引腳的設備情況。

表1 PRSNT#引腳的設置情況

(4)對于不實現JTAG邊界掃描的板子，必須把引腳TDI和TDO連接起來，以使掃描鏈不至于斷開。

(5)PCI連接器上的3.3V引腳（即使實際使用中未提供電流）在母板上必須連到一起，最好連到一個3.3V的電源平面上。而且，對3.3V引腳應提供一個交流回路，這時對地去耦應符合高頻信號技術的要求。為此，應在3.3V平面上均勻排列12個高速電容，容易為0.01μF。

(6)為了穩定性，局部總線除了少數有特殊要求外，所有的信號線都應加上拉電阻(5kΩ～10 kΩ)或下拉電阻（一般選150kΩ）。

(7)為防止干擾，局部總線時鐘也應對地屏蔽。

(8)串行EEPROM提供PCI總線和局部總線的部分重要配置信息，EEPROM一定要選支持串行傳輸方式的，如NM93CS46或者與之兼容的存儲器。NM93C46不支持串行讀寫，所以不能選取。NM93CS46的CS、SK、SDI、SDO和PE端都要接10kΩ的上拉電阻，而PRE端要接150kΩ的下拉電阻。EEPROM的配置至關重要，EEPROM配置不正確可能導致操作系統無法運行。系統啟動時自動檢測EEPROM的開始48拉是否全為“1”，若全為“1”，則載入PCI9052的默認配置；否則則裝載EEPROM中的內容，為板卡分配資源。串行EEPROM可以通過PCI總線直接寫入，也可以用編程器直接燒寫。

1.5 程序調試

1.5.1 FPGA程序的開發

可編程器件的設計軟件種類很多，各大器件廠家及一些軟件公司都開發了一些設計軟件。軟件的設計根據邏輯功能的描述方法可分為語言描述設計和原理圖描述設計兩個類。常見的如DATA I/O公司的ABEL語言、四通公司ASIC事業部開發的針對GAL器件的FM（Fast MAP）軟件等屬于語言描述類設計軟件；而DATA I/O公司的Synario軟件、Orcad公司的PLD等軟件屬于電路圖描述或電路圖描述與語言描述相結合設計的軟件。

本設計中FPGA的編程只涉及到信號邏輯轉換，所以只需選用語言描述類設計軟件，這里選用DATA I/O公司的ABEL語言描述設計軟件。程序調試結束后用編程器寫入FPGA芯片即可。