提高數字光通信系統品質 ---安捷倫科技 MT-RJ小封裝模塊的設計、應用指南


目前，MT-RJ光連接器已被廣泛應用在100Mb/s快速以太網及千兆位(Gbit)以太網中。MT-RJ連接器采用一個塑料套管,簡化了裝配難度,也降低了成本,其較小的端口尺寸也相應降低了千兆比特系統的輻射噪聲。安捷倫科技公司的MT-RJ小封裝光纖模塊在數碼速率高達1.25GBd的應用中具有寬廣的適用領域。本文將重點介紹該系列產品在光纖信道以及千兆以太網的應用。前綴為HFBR的模塊適用于多模光纖,前綴為HFCT的模塊適用于單模光纖。后綴為5910E的模塊用于光纖信道,后綴為5912E的模塊則應用于千兆以太網。本文提供的參考指導,旨在簡化千兆位通信系統設計過程，縮短其市場化(商品化進程）。

千兆位物理連接界面

將并行結構的數字系統連接至一個千兆位串行通信鏈路的 功能塊如圖1所示。當數據從多比特并行字轉換成8位字節,編碼成10字節碼位,并轉換成高速串行數據時,隨著時鐘頻率的提高和字節周期的縮短,相位噪聲(AKA抖動)的影響將變得更加明顯。為使輸入10比特寬的編碼字節串行化,設置在串并行轉換器(SERDES)發送端的鎖相環(PLL)會將并行數據時鐘頻率提高10或20倍,由編碼過程將并行數據復用,產生高速串行數據。嵌入在SERDES芯片接收器內的另一PLL可提取將串行數據轉換并行格式所需的時鐘。安捷倫科技的(SERDES芯片)嵌入式PLL使用完善的相位頻率檢測器及電荷泵誤差信號放大器,改進了對電源噪聲的抗擾性。雖然這一措施已經達到很高水平,但在每個PLL中壓控振蕩器是模擬的,因此SERDES芯片被稱作是含有數字和模擬功能塊的混合信號集成電路。

在光纖收發器模塊中也集成了一個復雜的電路,用來將SERDES的數據輸出轉換為調制激光器所需的模擬信號,并將接收到的光脈沖轉換回差分數據輸出。盡管集成的水平已很高,但通信系統的噪聲仍有可能干擾SERDES芯片和光纖收發器的正常工作。

在設計方面，本文的主導思想之一是使噪聲干擾達到最小，降低圖1所示1、2、3、4測試點的抖動。等式1a和1b給出了串行數據通信線路的信號速率,用波特率(碼位/秒)表示。該參數可被用于測定(評判)光纖信道和千兆以太網的應用效率。

千兆位光纖鏈路通用的印制電路設計規則

當串并行轉換器(SERDES)芯片連接千兆位MT-RJ小封裝(SFF)光模塊時,其必須遵守的設計規則可歸納為下述要點。只要遵循這些規則,就可以最大限度地縮短設計周期,節省工程資源。

1)在千兆位SFF模塊與SERDES之間的高速數據串行線,必須是一條有50　特性阻抗的傳輸線。

2)用差分信號線連接千兆位SFF模塊與SERDES, 以防止失衡和單端高速數據線可能造成的脈寬失真。

3)布線時將高速差分串行線并在一起,并使它們長度一樣,這樣可使輻射影響和脈寬失真最小。

4)避免高速串行數據線上的90o彎曲。在高速數據線改變方向時，應用大圓角或≤45o折線角。

5)采用具有地層和電源層的多層板。

6)千兆位SFF模塊和SERDES必須使用所建議的電源濾波器。為主系統數字硬件供電的直流電源電磁噪聲相對較強,使用電源濾波器可以減少SERDES中鎖相環(PLL)的抖動,可保證集成在千兆位 SFF模塊中接收電路的靈敏度。

7)將所建議的電源濾波器設計安裝在被保護的千兆位 SFF模塊和SERDES芯片附近。

8)用10管腳電連接千兆位SFF模塊時,只需要為數不多的無源器件。必須用低通濾波器抑制來自+3.3V電源的電磁干擾,此電源是為主系統的數字邏輯電路供電的，必須用兩個130　下拉電阻接到光纖接收器的差分數據輸出端。光纖發送器的差分輸入是交流耦合的,并且其終端匹配電路已被設計在發送器內,所以在來自SERDES芯片串行輸出的傳輸線末端不需要無源器件。

9)連接千兆位SFF模塊接收器和SERDES的串行數據輸入端的傳輸線必須用一個與傳輸線特性阻抗相同的電阻(100)端相連接。這個終端電阻應安裝在SERDES芯片的串行數據輸入端附近。

10)安捷倫科技的千兆位 SFF模塊數據手冊中給出了可選用的耦合電容和偏置電阻網絡,這樣可以使設計者從不同制造商那里選用SFF光纖模塊。本文后附的參考電路將重點介紹,在安捷倫科技 千兆位SFF模塊與SERDES芯片聯合使用時,可實現的簡化連接。

印制電路板傳輸線設計規則

連接SERDES芯片與千兆位SFF模塊的高速串行數據線應做成帶-線或微帶傳輸線的結構。圖2標出一種帶-線傳輸線尺寸。在這種情況下,信號是在印制電路(PC)板兩個等距的交流地平面之間的介質夾層中傳送的。帶-線的阻抗由PC板材料的介電常數率(　r)、電介質厚度(b)、傳輸線寬度(W)及銅傳輸線厚度(t)等決定。帶-線的特性阻抗可用等式2計算。

圖3描述了微帶傳輸線的尺寸。在這種情況下,傳輸線在頂部是暴露在空氣中的，底部在PC板上,地或電源層則位于印制電路內層。微帶線的阻抗由PC板材料的介電常數(　r )、介質厚度(h)、傳輸線寬度(W)及銅帶厚度(t)決定。微帶傳輸線的特性阻抗可用等式3計算。

上述等式為一近似公式,但很實用。當然，有更精確的算式,但本文提供的近似等式對絕大多數數字設計工作來說已經足夠了。

安捷倫科技的千兆位SFF模塊的接地原則

應用不同的接地方案可成功地構造千兆位通信系統。一些系統設計者傾向于將電路公共端與機柜接地端多處共接。這是到處接地的方案。另外一些系統設計者則傾向于將電路公共端與機柜的連接固定在某一個位置。安捷倫科技 千兆位SFF光纖收發器模塊的結構任選這兩種系統接地技術中的一種。

不管使用什么接地技術,千兆位通信系統內部仍會有一個電噪聲環境。在機柜內,有源器件、無源元件和數據傳輸線均為潛在輻射源。系統的接地和電源層不會無噪聲,因為VL=L(di/dt)和千兆位系統包含大量的高速數字信號。在典型的千兆位應用中,接地和電源層的寄生電感不會降到足夠小的程度。接地和電源層需克服寬并行字碼同時開關造成的電流（di）大的變化,而高的數字傳輸速率,dt很小。所以千兆位系統的接地層和電源層必然會有噪聲,而且在典型的應用中,VCC和接電端之間有100mV到200mV的交流電位。換言之,電路的公共端(AKA地)不為零,因而它可能是千兆位數據通信系統中的重要干擾、輻射源。

為解決這一噪聲環境,安捷倫科技采用介質隔離的辦法,使用絕緣材料將 千兆位SFF模塊背部的金屬罩與MT-RJ插座的屏蔽罩隔離。MT-RJ插座上的金屬屏蔽罩被設計成整體指扣連接的形式,這些指扣確保MT-RJ插座上的屏蔽罩能夠連接到主系統的外殼上。這些連接指扣連同接插件屏蔽殼和SFF模塊背部金屬部件間的絕緣介質共同起作用,確保安捷倫科技 SFF收發器不拾取和轉發系統內部的輻射和傳輸噪聲。在光纖接頭組件封裝的正面和背部之間也設計了一個絕緣隔離,以避免SFF光纖模塊受耦合噪聲影響。該耦合噪聲來自于封裝盒內部及封裝的外部環境。

安捷倫科技光纖模塊的組件結構可使寄生電容降到最小,使模塊前后部分之間的交互電感最小,并使蓋在MT-RJ插座上的金屬屏蔽套與模塊尾部之間的阻抗最小。因此,相對光纖模塊而言,流經內部電子部件與系統底座之間的高頻交流噪聲電流大大減小了。當流經模塊外殼的交流噪聲電流被減弱時,耦合到光纖接收器的系統噪聲被最小化,光纖數據通信線路的噪聲抗擾性得以改進。通過降低流經光纖連接器的插孔附近的系統底座噪聲電流,交流電流產生的電磁波干擾也被降低。為了充分發揮這種封裝的優勢,模塊背面的金屬套應該與主系統的電路公共端相接,而MT-RJ插座的屏蔽套應與機柜上為光纜連接器預備的孔連接。不管是選用多點接地,還是固定一點接地,設計者都應確?；亓鞯?3.3V電源電壓公共端的電流不流經在光纖收發器模塊底部或相鄰位置的印制電路板。對于這些因外部電源電流與光纖收發器模塊之間的交互電感耦合和電容耦合導致的噪聲干擾來說,引導回流電流遠離SFF模塊是避免這些噪聲干擾的一項行之有效的技術。

電源濾波器

附于主系統+3.3V電源之上的噪聲會降低光纖收發器及位于數字通信系統物理層的SERDES芯片的性能。從圖1框圖所示,如果電源噪聲被注入到SERDES芯片的發射端PLL,則抖動將會在耦合到光纖模塊的光發射器之前進入到串行數據中。圖4指出了注入到模擬Vcc腳的電源噪聲與嵌入在安捷倫科技 HDMP-163A/1646A SERDES芯片中的PLL中信號抖動之間的關系。所示關系曲線是沒有應用本文推薦的電源濾波器電路的情況。使用了本文推薦的電源濾波器電路后,SERDES芯片的抖動將明顯降低。

還有一點需要注意的是,PLL電路對其-3dB閉環帶寬中噪聲頻率產生響應,而對超出PLL閉環頻率的噪聲有減弱作用。安捷倫科技 SERDES芯片有一閉環帶寬范圍為800kHz~2MHz的PLL電路,因此,這些PLL電路與對源自高速數據線的噪聲相比，對低頻電源噪聲更敏感。低頻噪聲源(如提供32~64bit字符的總線與傳送8bit字節的總線低速連續切換),與10bit碼位編碼或高速串行數據相比,對系統的影響更大。在數據編碼后,其最小基頻非常高,因而PLL在抵御干擾方面作用明顯。例如8b:10b編碼器的最大極限值是至多允許5個碼位周期不進行轉變,這樣,8b:10b編碼器所允許的最壞狀況是5個1后緊隨5個0。在1.0625GBd碼時,5個1后跟5個0的循環時間(周期)是9.41ns,所以,這個數據形式的最小基頻是106MHz。這一數值遠遠超出SERDES芯片中PLLs的-3dB帶寬。噪聲干擾的傳導是源于數字通信系統的開關電源,因為直流電源的基礎開關頻率通常在PLLs閉環帶寬之內。用于驅動CMOS和TTL邏輯電路的開關電源,通常不需要輔助濾波器,但如果直流電源要求對在位于千兆位串行數據通訊線路物理層中的SERDES芯片供電時,必須先測定開關電路寄生噪聲的幅度和頻率,以確定是否讀入濾波器。

SERDES芯片不是物理連接界面中需要避免電源噪聲的唯一器件。光纖收發器的性能也會受到系統中的直流電源噪聲的影響。激光發射器和光纖接收器的性能皆會因主系統電源的不純而受影響。直流電源噪聲對光纖接收器的影響最明顯,因為接收器工作在小信號狀態,此小信號是信號經過長長的光纖之后在其末端形成的。光纖收發器模塊通常對傳導噪聲不太敏感,因為發射器接收和處理的是相對大的信號。圖5示出安捷倫科技 HFBR-5910E和HFBR-5912E 千兆位SFF光纖收發模塊的內部功能框圖。這些模塊基于安捷倫科技的850nm垂直諧振腔表面發射激光(VCSEL)技術,適用于50/125　m和62.5/125　m多模的光纖。應用1300nm法-布羅激光發射器的HFCT-5910E與HFCT-5912E單模式SFF光纖模塊具有同樣的功能。

接收器的第一級是PIN及前置發大器。在第一級，PIN二極管光電檢測器將光脈沖轉換成電流脈沖, 前置放大器將光電檢測器的輸出電流轉換成電壓。前置放大器是將光功率轉換為電壓的線性轉換器,當輸入光脈沖的功率改變時,PIN前置放大器輸出的電壓脈沖幅度與接收到的光功率隨之按正比例變化。也就是說,當接收到的光信號減弱時,PIN前置放大器的輸出電壓降低,當接收的信號增強時,PIN前置放大器的電信號隨之增強。嵌入在HFBR-5010E和HFBR-5912E SFF模塊中的PIN前置放大器和二極管檢測器的典型轉換增益是970V/W,這樣，當光纖中的光信號的平均值為-17dBm時,加載在安捷倫科技的多模千兆位 SFF模塊內部的接收器上的信號能量(圖6),可用式4表示。

圖6表明,如果激光發射器具有典型的12dB消光比,那么接收器輸入端的最大峰值功率為-14.3dBm(37.5　W)，最小峰值功率為-26.3dBm(2.37　W)。即被接收的光功率的峰-峰值變化是35.2　W。光功率的變化將由光接收器的額定轉換增益970V/W產生倍增,于是得到了34mVP-P PIN前置放大器的典型輸出(式4)。這一相對而言較小的PIN前置放大器輸出使出現誤差的概率降到極小。因為在誤碼率小于10-12時,安捷倫科技多模千兆位 SFF模塊內部的接收器典型靈敏度大于-20dBm。為保證主系統中的電源噪聲不降低接收器的性能,建議務必用電源濾波器,防止+3.3V直流的噪聲干擾光纖接收器前端的小信號。

圖7示出在1.25GBd碼率下測試HFBR-5910E/5912E內的多模接收器時,接收器輸出眼圖張開度與電源噪聲之間的關系。圖8所示為HFCT-5910E/5912E單模接收器的類似關系。圖7的虛線指出了當沒有外部濾波器時，嵌入在多模SFF模塊的光纖接收器電源噪聲的影響。圖7的實線則是在使用了本文建議的外接濾波器電路后,接收器電源的干擾被排除改進的情況。圖8示出在推薦的濾波器電路應用于SFF單模式模塊時,電源噪聲的干擾減小情況。

電磁兼容的實現

光纖信道和千兆以太網產品以1.0625GBd和1.25GBd的碼率發送8B10B編碼數據,所以,編碼的串行數據的基頻對于光纖信道是531.25MHz,對于千兆以太網是625MHz。千兆位數據通信產品在串行數據速率的基頻和諧波處會有電磁波輻射,所以數據通信系統的封裝一定要將這些輻射包住,以保證產品完全達到FCC和IEC標準。如果千兆位數據通信系統的金屬機柜沒有開孔,輻射就會禁錮在機柜里,但如果機柜有洞、槽或縫隙,電磁輻射就會泄漏出去。一般情況是,外殼上的洞、槽、縫隙變大或開孔數目增加時,從系統泄漏的輻射量將增加。更確切地說,通過金屬支架上一個開孔的電磁波泄漏,是與下述兩個參數有關的:即開孔的最長的尺寸(d)以及輻射頻率的波長。式5就是孤立孔隙屏蔽輻射的“截止”頻率。當波長小于或等于兩倍孔最長邊尺寸時,孔的屏蔽衰減為0dB。但只有在外殼金屬厚度遠小于輻射波波長時,式5的關系式才是準確的。式6給出了波長、波速及電磁波頻率間的關系。如果將式6代入式5,那么孤立孔的截止頻率即可用式7a、式7b計算出來。

HFBR/HFCT-5912E與HFBR/HFCT-5910E SFF光纖模塊設計成產生盡可能小的電磁輻射,防止千兆位數據通信系統盒中電磁波泄漏,污染環境。在MT-RJ插座的底部安裝了一個金屬隔板,屏蔽輻射,并將覆蓋在光插座外的金屬屏蔽殼設計成能插入機柜開孔式,而且使輻射孔盡可能地小。由于改變了傳統光纖連接插座要求較大開孔的情況,所以帶有MT-RJ連接器插座的光纖模塊可使機柜開孔的截止頻率最大化。進一步提高開孔輻射截止頻率的措施是,在MT-RJ插座外加裝一個金屬屏蔽罩,并與金屬機柜開孔的導電內壁間有良好電接觸(圖9)。金屬屏蔽罩與開口連接之后,設計在屏蔽罩的接觸簧片將可使MT-RJ插座的最大尺寸減小到0.125英寸(3.18mm)。

在空氣中,電磁波速近似為3??08m/s,所以將波速和底孔尺寸代入式7(a)后,屏蔽MT-RJ插座的截止頻率便可按式7(b)計算出來。在頻率小于截止點47GHz時,0.125"(3.18mm)孔按頻率每改變十倍衰減20dB的線性速率增加(圖10)。如果金屬機柜有多個同樣最大尺寸(d)的開口,則衰減將會按等式8所示關系減小,式8中N為孔數。直到N變得足夠大使屏蔽衰減至0dB時，等式8的關系式才不成立。如果16個安捷倫科技 SFF模塊并排放在印制電路板上,等式8可示出屏蔽盒的效用將按12dB級數遞減。與4??的陣列相比，雖然1??6的線性陣列,屏蔽效果略差,但1??6的排布仍是較常用的,因為它允許系統設計者在單塊印制電路板上擺放更多光纖模塊。

同樣的構造技術不僅減少了電磁輻射,同時也改進了ESD抗干擾性,降低了軟誤差的概率。當安捷倫科技 SFF模塊被安裝在數據通訊系統的金屬外殼的印制電路板上時,靜電電荷通過主系統的外殼無害地泄放。蓋在MT-RJ插座上的屏蔽罩與主系統的金屬外殼連接后,可不再對系統內敏感的電流變化產生影響,因為ESD電流只沿阻抗最小的路徑流過主系統金屬外殼。安捷倫科技 SFF模塊安裝在系統上后,MF-RJ連接器的屏蔽罩被接到系統的金屬外殼上,這樣安裝的光纖收發器要比一般工業標準ESD更堅固。HFBR/HFCT-5912E和HEBR/HFCT-5910E SFF光纖模塊曾按MIL-STD-883C方法3015.4進行檢驗,并達到一級性能的水平。為避免安裝過程中ESD損壞,應采取下述措施:首先將模塊安裝在印制板上,然后先于其它操作將此板裝配到主系統框架上。

千兆以太網應用的推薦原理圖

安捷倫科技 MT-RJ光纖模塊也很容易做成SERDES與集成在構建千兆以太網數據通信系統所需的中間存取控制器(MAC)集成電路間的接口。圖11示出了應用HDMP-1636A,HD　P1646A Serdes芯片的千兆位方案原理圖。

結束語

小封裝光纖模塊與MT-RJ兼容插座為千兆位數據通信系統的設計者提供了許多優勢條件。使用單一套管和少量部件的MT-RJ連接器，降低了光纖互連的成本。板密度增加而電磁輻射并未增加過多,則歸功于小封裝尺寸及在安捷倫科技的千兆位MT-RJ模塊中屏蔽罩的獨具匠心的設計。依據文中所述的設計規則及推薦原理電路，將會使開發新千兆位數據通信產品的時間明顯縮短。諸如傳導噪聲、EMI及接地技術及要求等,在文中均有說明，它將幫助系統設計者最有效地使用安捷倫科技 SSF模塊，使整個系統設計工作事半功倍。